Wij bouwen jouw unieke
Game PC op maat

AMD plaagt nieuwe EPYC-serverprocessors en Instinct MI200-accelerators

AMD heeft zijn aankomende EPYC-CPU's en Instinct MI200-versnellers voor servers en supercomputers geplaagd. CEO Lisa Su publiceert een afbeelding waarop de twee producten te zien zijn. Een officiële aankondiging volgt op 8 november.

Su plaatste de afbeelding op Twitter . De afbeelding toont een systeem dat twee EPYC-processors combineert met acht Instinct-versnellers. Het systeem heeft zestien geheugendims per socket. Hieruit kan worden geconcludeerd dat de komende EPYC CPU's weer acht geheugenkanalen ondersteunen. De CPU's en accelerators zijn vermoedelijk verbonden met een interconnect zoals Infinity Fabric. Verder valt er niet veel te leren van de teaser.

De CEO benadrukt ook nogmaals dat AMD op 8 november nieuwe serverprocessors en accelerators zal aankondigen. Het bedrijf zal op die datum om 17.00 uur Nederlandse tijd een evenement houden om nieuwe datacenterproducten aan te kondigen.

Van AMD wordt onder meer verwacht dat het zijn Instinct MI200-reeks accelerators introduceert, die naar verluidt uit een MI250 en MI250X zullen bestaan. AMD noemde eerder de term "Instinct MI200" in de URL van een teaservideo voor zijn datacenterevenement, maar deze verwijzing is sindsdien verwijderd .

De komende Instinct-kaarten zullen gebaseerd zijn op de Aldebaran GPU, gebaseerd op AMD's CDNA 2-architectuur. De versnellers krijgen waarschijnlijk een MCM-ontwerp, oftewel Multi-Chip-Module. Meerdere chips worden gecombineerd, net als de chiplets met CPU-cores in AMD's Ryzen-processors. Betrouwbare AMD-leaker ExecutableFix verklaarde eind oktober dat de Instinct MI250X 110 rekeneenheden zou krijgen met een boostklok van 1,7 GHz, naast 128 GB HBM2e-geheugen en een TDP van 500 W.

De aankomende EPYC-CPU's zijn waarschijnlijk Milan-X-modellen. Die zijn gebaseerd op de Zen 3-architectuur, net als de huidige EPYC-CPU's, maar krijgen gestapelde 3D V-cache. Dit betekent dat toekomstige server-CPU's in totaal 768 MB L3-cache moeten hebben. Dat zou betekenen dat de acht 'core-complexen' van de aankomende EPYC-CPU's elk 32MB reguliere L3-cache hebben, aangevuld met 64MB 3D V-Cache. ExecutableFix publiceerde ook eerder specificaties voor de aankomende CPU's.